

Exploração de Paralelismo em Dispositivos Lógicos Programáveis Visando Implementação de Controladores Digitais para Filtros Ativos de Potência

Anderson L. Fernandes¹, Emerson G. Carati¹
Fábio Favarim², André L. Marasca²

¹Programa de Pós-Graduação em Engenharia Elétrica

²Curso de Engenharia de Computação / Departamento Acadêmico de Informática
Universidade Tecnológica Federal do Paraná (UTFPR) - Via do Conhecimento,
Km 1 - 85503-390 - Pato Branco - PR - Brasil

anderson.luiz.fernandes@gmail.com, emerson@utfpr.edu.br,
favarim@utfpr.edu.br, marasca@alunos.utfpr.edu.br

***Abstract.** The IEEE establishes a series of specifications that check the predisposition of power quality, including harmonic distortion. The concentration of non-linear loads can end deforming the waveform of the alternating current distribution. This deformation can affect the devices connected to it, causing, for example, poor operation of electronic equipment. What is proposed in this work involves the development of control structures with high processing power, using approach of performing calculations in parallel on programmable logic devices. We intend to employ a generic approach able to have their operation applied and adapted to any FPGA device.*

1. Introdução

A qualidade da energia elétrica tem despertado uma iminente saga de pesquisas na busca do aperfeiçoamento e desenvolvimento de novas tecnologias para tal feito, prova disto é o estabelecimento de uma série de especificações pelo IEEE que verificam a predisposição da qualidade de energia, incluindo a distorção harmônica. Os mesmos semicondutores que agregam desempenho e precisão no desenvolvimento de tarefas, também são responsáveis por provocar distúrbios na própria rede elétrica em que estão consumindo energia. A geração de harmônicas por tais dispositivos é exemplo disto, visto que quando a mesma é gerada em grandes quantidades pode produzir consequências de grandes proporções. Esses efeitos normalmente não são perceptíveis aos consumidores residenciais, mas em contra partida as concessionárias e os sistemas de distribuição são degradados substancialmente pelas distorções harmônicas, o que tem motivado uma busca crescente na minimização deste problema e como consequência a melhoria da qualidade de energia.

De acordo com os dados disponibilizados pela PROCEL (2006), a influência de harmônicas vem crescendo substancialmente devido ao uso de cargas não-lineares. Estimasse que aproximadamente 70% do consumo de energia transite por algum dispositivo eletrônico.

A utilização de filtros ativos para correção destas perturbações elétricas vem sendo empregada com diferentes implementações, dado o fato desta solução ser dinâmica e adaptável a diferentes situações.

2. Solução Proposta

As preocupações em manter a qualidade no fornecimento de energia, vêm sendo discutida há tempos, e a utilização de sistemas de controle digital aplicado aos filtros ativos de potência (FAP) se predispõem a resolução de tal problema. No entanto, a dificuldade de utilização desses dispositivos está na grande quantidade de cálculos que necessitam ser realizados. Normalmente estes são executados de maneira sequencial e podem implicar no fornecimento de resultados em instantes posteriores a sua necessidade de uso, como descrevem Mattavelli e Fasolo (2000) e Montagner, Carati, & Gründling (2000), dada a grande quantidade de ciclos do processador que são necessários para resolução da tarefa. A implementação de sistemas de controle digital tem sido feita em, DSP, microprocessadores e FPGA, que mesmo dispondo de grande desempenho não consegue alcançar os resultados necessários em tempo real.

Uma alternativa que pode ser aplicada a resolução de tal problema, é a otimização do hardware utilizando processamento paralelo (Rose and Navaux, 2008, Stallings, 2002), que consiste na divisão das tarefas entre diferentes núcleos de processamento. Assim a cada ciclo de processador é executada uma quantidade de instruções igual ao número de núcleos dispostos pela arquitetura, possibilitando a execução da mesma quantidade de instruções do modelo sequencial em um menor tempo. Contudo, essa solução não pode ser utilizada por dispositivos dotados de um único núcleo de processamento, tais como DSP e microprocessadores. Por outro lado, a execução paralela de informações pode ser executada em dispositivos como FPGA, que são compostos por grupos de blocos lógicos configuráveis (CLB), que permitem a exploração de tais recursos.

O desenvolvimento de um FAP em FPGA implica no uso principalmente de multiplicadores. As FPGAs em sua grande maioria não dispõem nativamente de grandes quantidades de multiplicadores, a exemplo disto o modelo XC3S500E que possui apenas 20 multiplicadores. Comparado a um dispositivo sequencial já seria vinte vezes mais rápido em operações de multiplicação, mas os ganhos na utilização de FPGAs podem ser ainda superiores, quando se adotada a implementação de blocos para aplicações específicas de funcionalidades.

Para tal feito sugere-se a adoção de processadores que são “construídos” em tempo de execução e utilizam componentes internos da própria FPGA, como o PicoBlaze. Este é um modelo de processador de 8 bits com arquitetura RISC, desenvolvido e disponibilizado gratuitamente pela Xilinx, fabricante da FPGA citada no exemplo anterior.

Ainda segundo a Xilinx, cada instância do PicoBlaze utiliza 96 slices (agrupamento de recursos lógicos), o que representa apenas 0,3% do total do modelo XC3S500E (XILINX PICOBLAZE USER GUIDE, 2004).

A utilização de processadores construídos em tempo de execução se torna atrativa por uma série de vantagens, as quais destacam-se o seu baixo consumo de

recursos de hardware e a execução simultânea de tarefas autônomas, o que acaba habilitando o sistema desenvolvido nesse modelo a utilizar técnicas de processamento paralelo como: arranjo de processadores, pipeline e multiprocessadores.

O desenvolvimento deste trabalho será através da linguagem VHDL (*Very High Speed Integrated Circuit Hardware Description Language*), sob a plataforma de hardware FPGA, além de toda versatilidade apresentada, a execução no hardware deste dispositivo admite um aumento no desempenho e precisão, principalmente quando comparado com a grande maioria de soluções baseadas em processadores convencionais. FPGAs já trabalham nativamente com execuções em paralelo (portas lógicas), o que implica em ganhos significativos de velocidade. Outra grande vantagem é que após o código ser compilado e carregado no dispositivo, não existem variações de tempo em relação a execução, tais como priorização de threads, evento esse característico nos sistemas operacionais convencionais.

3. Considerações Finais

O desenvolvimento deste trabalho visa à concepção de um sistema genérico com estruturas de controle de alto processamento de sinais digitais, que pode ser utilizado em outras diferentes aplicações que requeiram tal funcionalidade.

As contribuições científicas se dão pela geração de arquiteturas de processamento paralelo em FPGA, através da criação de vários núcleos de processamento em um único dispositivo FPGA. Além dessas contribuições, destaca-se a criação de estruturas de controle de alto processamento, para aplicação nos FAPs com suporte a processamento paralelo para explorar o potencial da arquitetura proposta, que deve permitir a implementação de leis de controle em tempo real até então pouco exploradas devido ao elevado tempo de processamento em estruturas sequenciais.

Referências

- Mattaveli, P. and Fasolo, S. (2000). "Implementation of synchronous frame harmonic control for high- performance ac power supplies. In Industry Applications Conference". IEEE Computer Society, 3th Edition.
- Montagner, V. F., Carati, E. G., & Gründling, H. A. (2000). "An Adaptive Linear Quadratic Regulator with Repetitive Controller Applied to Uninterruptible Power Supplies". Industry Applications Conference.
- PROCEL (2006), "Conservação de Energia: Eficiência Energética de Equipamentos e Instalações". Eletrobrás, Procel Educação, Universidade Federal de Itajubá, 3th Edition.
- Rose, C. A. F. D. and Navaux, P. O. A. (2008). "Arquiteturas Paralelas". Bookman, 15th edition.
- Stallings, William. (2002). "Arquitetura e Organização de Computadores". 5th edition São Paulo: Prentice Hall.
- Xilinx PicoBlaze User Guide. PicoBlaze 8-bit Embedded Microcontroller User Guide. [S.l.]: [s.n.]. 2004.